Bottom-up Costing for Semiconductors – Ein präziser Kostenblick für Cost Engineers
.png)
Die Bottom-up Costing-Methode hat sich als unverzichtbares Werkzeug für Kosteningenieure in der Halbleiterbranche etabliert. Durch die zunehmende Komplexität von integrierten Schaltungen (ICs) und den gleichzeitig steigenden Anforderungen an Transparenz und Kosteneffizienz, ist eine detaillierte Analyse aller Herstellungsschritte von entscheidender Bedeutung.
Die Fertigung eines ICs erfolgt in mehreren Stufen: Waferproduktion, Front-End-Prozess und Back-End-Prozess. Im Rahmen einer Bottom-up-Kalkulation wird jeder einzelne Prozessschritt – angefangen bei der Rohwaferherstellung bis hin zur Endverpackung – hinsichtlich seiner Material-, Maschinen- und Gemeinkosten betrachtet. Diese Methode ermöglicht eine fundierte Kostenabschätzung und legt die Grundlage für strategische Entscheidungen in Einkauf, Entwicklung und Lieferkettenmanagement.
Ein zentrales Ergebnis des zugrundeliegenden Whitepapers zeigt, dass rund 80 % der Gesamtkosten eines ICs durch den Front-End-Prozess – insbesondere die Lithographie – verursacht werden. Allein der Lithographieprozess beansprucht etwa 25 % der Gesamtproduktionskosten, was unter anderem auf die immensen Investitionskosten für EUV- oder DUV-Anlagen zurückzuführen ist. Für Cost Engineers bedeutet das, dass besonders dieser Bereich ein kritischer Kostentreiber ist, dessen Optimierung erheblichen Einfluss auf die Gesamtkalkulation haben kann.
Die Waferproduktion beginnt mit der Herstellung monokristalliner Silizium-Ingots durch das Czochralski-Verfahren. Diese werden in dünne Scheiben geschnitten, geläppt, geätzt und gereinigt – alles Prozessschritte, die hohe Präzision und moderne Anlagen voraussetzen. Besonders bei technologisch fortgeschrittenen Nodes steigen die Anforderungen an die Materialreinheit und Maschinenpräzision, was sich direkt auf die Kostenstruktur niederschlägt.
Die nachfolgende Front-End-Verarbeitung ist der aufwändigste Teil der IC-Herstellung. Hier werden die elektrischen Strukturen des Chips mittels Lithographie, Ätzen, Dotierung und Metallisierung auf dem Wafer implementiert. Jede dieser Phasen ist sowohl material- als auch kapitalintensiv, insbesondere durch den Einsatz von teuren Prozesschemikalien und hochkomplexen Anlagen. Die kontinuierliche Verkleinerung der Strukturgrößen auf unter 5 nm erfordert nicht nur präzise Fertigungsbedingungen, sondern auch extrem teure EUV-Anlagen mit Kosten von bis zu 300 Mio. USD pro Gerät.
Im Gegensatz dazu erscheint der Back-End-Prozess vergleichsweise weniger kostenintensiv, da er „nur“ etwa 20 % der Gesamtkosten verursacht. Dennoch ist auch hier eine detaillierte Kostenaufschlüsselung notwendig. Das Vereinzeln der Dies, das Drahtbonden, die Verpackung im Gehäuse (z. B. BGA-416) sowie abschließende Test- und Markierungsprozesse bergen signifikante Material- und Arbeitskosten – besonders, wenn hohe Qualitätsstandards eingehalten werden müssen, wie es im Automobil- oder Luftfahrtbereich der Fall ist.
Besonderes Augenmerk sollte auf die Gemeinkosten gelegt werden, die in der Regel 35 % der Gesamtkosten ausmachen. Dazu zählen indirekte Aufwendungen wie Reinraumwartung, Energieversorgung, IT-Infrastruktur sowie hochqualifiziertes Personal. Diese variieren stark je nach Fertigungsstandort, Technologie-Node und Automatisierungsgrad. Benchmarking-Modelle, angepasst an regionale Gegebenheiten (z. B. Taiwan vs. USA), helfen, realistische und vergleichbare Kostenschätzungen zu ermöglichen.
Die Bottom-up Costing-Methode bietet Cost Engineers die Möglichkeit, die tatsächlichen Kostentreiber entlang der gesamten Wertschöpfungskette zu identifizieren. Damit lassen sich fundierte Entscheidungen zur Lieferantenauswahl und Preisverhandlung treffen. Obwohl diese Methode umfangreiche technische Kenntnisse und Daten erfordert, ist sie der Schlüssel zu einer transparenten und nachhaltigen Kostenstruktur in der IC-Herstellung.
Die Weiterentwicklung dieser Methode hin zu einem parametergestützten Kostenmodell, das technische mit marktspezifischen Daten verknüpft, ist bereits in Arbeit und verspricht eine noch höhere Genauigkeit und Relevanz für zukünftige Kalkulationen.
📄 Das vollständige Whitepaper zur Vertiefung finden Sie hier:
.svg)
