Detaillierte IC bottom-up calculation : Kostenstrukturen in der Halbfertigung transparent analyzieren

In der heutigen Halbleiterindustrie stellt die IC bottom-up calculation eine zentrale Methode zur präzisen Ermittlung der Herstellkosten integrierter Schaltkreise dar. Besonders für Kosteningenieure ermöglicht dieses Vorgehen eine fundierte Analyse der direkten und indirekten Kosten entlang der gesamten Wertschöpfungskette – vom Wafer bis zum fertigen Gehäuse.

Das Verfahren basiert auf der detaillierten Aufschlüsselung aller einzelnen Fertigungsschritte und deren jeweiligen Ressourcenbedarfe. Beginnend mit der Waferproduktion, die durch das Czochralski-Verfahren hochwertige Siliziumkristalle erzeugt, lassen sich bereits in dieser frühen Phase der Herstellung wesentliche Kostenkomponenten identifizieren. Die Verwendung von hochreinem Silizium, der Energieeinsatz und die Materialverluste beim Zersägen der Ingots in Wafer tragen entscheidend zum Gesamtkostenprofil bei.

Im anschließenden Front-End-Prozess wird die elektrische Struktur des IC auf den Wafer übertragen. Hier dominiert die Lithografie als kosten- und technologieintensivster Prozessschritt. Sie entscheidet maßgeblich über die Strukturgröße, Packungsdichte und Funktionalität des Bauteils. Je kleiner die Technologie-Knoten, desto höher sind die Anforderungen an die eingesetzten Lithografiesysteme. Während DUV-Lithografie noch für viele Standard-ICs ausreicht, ist für modernste Chips EUV-Technologie erforderlich – mit Maschineninvestitionen von bis zu 300 Millionen US-Dollar pro Anlage. Die IC bottom-up calculation berücksichtigt diese hohen Investitionskosten durch lineare Abschreibungen in der Kostenzuordnung pro gefertigten Die.

Die Herstellung eines IC erfordert darüber hinaus eine Vielzahl weiterer Prozesse wie Beschichtung, Dotierung, Ätzen und Polieren. Jeder Schritt verursacht spezifische Kosten durch Maschinenzeiten, Prozessmaterialien wie Fotolacke, Ätzmittel und Spezialgase sowie durch den notwendigen Reinigungsaufwand. All diese Kosten werden bei einer vollständigen Bottom-up-Kalkulation transparent erfasst und verursachungsgerecht auf die einzelnen Bauteile verteilt.

Nach Abschluss der Front-End-Fertigung folgt der Back-End-Prozess, in dem das Einzel-Die vereinzelt, kontaktiert und verpackt wird. Obwohl dieser Prozessabschnitt nur rund 20 % der Gesamtkosten eines ICs ausmacht, ist er nicht zu vernachlässigen. Insbesondere das Drahtbonden, die Verkapselung und das finale Testen der Bauteile bringen variierende Material- und Personalkosten mit sich. Zudem wird dieser Prozessschritt häufig an spezialisierte OSAT-Unternehmen ausgelagert.

Ein zentraler Bestandteil der IC bottom-up calculation sind die Gemeinkosten. Sie machen durchschnittlich etwa 35 % der Gesamtfertigungskosten aus und umfassen Personalaufwand, Gebäudebetrieb, Infrastruktur, IT-Systeme sowie Qualitätssicherung. Die präzise Erfassung dieser Kosten ist für die Vergleichbarkeit und Belastbarkeit der Kalkulation unerlässlich. Branchenübliche Benchmarks – angepasst an regionale Unterschiede – helfen hier bei der Plausibilisierung.

Ein bemerkenswertes Ergebnis der in der Fachliteratur vorgestellten Bottom-up-Kalkulation eines 32-Bit-Mikrocontrollers zeigt, dass allein die Lithografie etwa ein Viertel der Gesamtkosten verursacht. Die hohe Kapitalintensität dieser Technologie sowie ihre Schlüsselfunktion im Produktionsprozess machen sie zum entscheidenden Kostenfaktor in der Halbleiterfertigung. Auch Materialkosten wie Fotomasken, deren Preis bei fortschrittlichen Nodes in die Millionenhöhe geht, fließen detailliert in die Analyse ein.

Die IC bottom-up calculation liefert damit nicht nur ein detailliertes Verständnis über die Entstehungskosten eines Halbleiterbauteils, sondern schafft auch eine verlässliche Grundlage für unternehmerische Entscheidungen im Einkauf, der Kostenplanung und der Angebotskalkulation. Sie ist für Kosteningenieure ein unverzichtbares Werkzeug zur Bewertung technischer und wirtschaftlicher Szenarien in einer zunehmend komplexen globalen Lieferkette.

📄 White Paper Download: White_Paper_Cost_Calculation_Integrated_Circuits.pdf