Kostenstruktur in der Halbleiterfertigung – Eine transparente Betrachtung für Cost Engineers
.png)
Kostenstruktur in der Halbleiterfertigung – Einetransparente Betrachtung für Cost Engineers
Die zunehmende Komplexität und Miniaturisierung vonHalbleiterbausteinen hat nicht nur die technologischen Anforderungen, sondernauch die Anforderungen an eine präzise Kostenkalkulation erhöht. Für CostEngineers wird es zunehmend wichtiger, die zentralen Kostentreiber entlang dergesamten Wertschöpfungskette der IC-Herstellung („Semiconductor ManufacturingCost“) transparent zu verstehen und zu bewerten.
Der Herstellungsprozess integrierter Schaltkreise (ICs)gliedert sich in drei Hauptphasen: Waferproduktion, Front-End- undBack-End-Prozesse. Während die Front-End-Prozesse – insbesondere dieLithografie – den Großteil der Fertigungskosten ausmachen, spielt auch dierichtige Allokation der Gemeinkosten eine zentrale Rolle für eine realistischeGesamtkalkulation.
Die Waferproduktion beginnt mit dem Czochralski-Verfahrenzur Herstellung monokristalliner Silizium-Ingots. Aus diesen entstehen nach demSchneiden, Schleifen und Reinigen die verwendbaren Wafer, die die Basis für denIC bilden. Schon hier variieren die Kosten erheblich – abhängig vom Durchmesserund der Reinheit des Wafers sowie vom angestrebten Technologieknoten.
Im Front-End-Prozess werden die Schaltkreise auf dem Waferaufgebracht. Dies erfolgt in mehreren Schritten: Oxidation, Beschichtung,Belichtung (Lithografie), Ätzen, Dotierung und Polieren. Die Lithografie istdabei der kostenintensivste Einzelprozess, insbesondere wenn EUV-Technologienfür fortgeschrittene Nodes (unter 7 nm) zum Einsatz kommen. Ein einzigesEUV-Belichtungsgerät kann bis zu 300 Millionen US-Dollar kosten und stelltsomit einen erheblichen Investitionsposten dar. Entsprechend ist die Maschinenabschreibungein dominanter Kostenblock, den Cost Engineers in ihren Kalkulationensorgfältig berücksichtigen müssen.
Ein weiterer wesentlicher Aspekt in der Kostenanalyse istdie Einbindung der Materialkosten. Dazu zählen nicht nur die Silizium-Wafer,sondern auch chemische Prozessmaterialien, Gase, Fotolacke und Maskensätze.Letztere werden mit zunehmender Strukturtiefe komplexer und teurer – beihochmodernen Nodes können sie mehrere Millionen Dollar pro Satz kosten.
Das Back-End umfasst das Vereinzeln der Chips, dasAufbringen auf ein Substrat, die elektrische Verbindung über Drahtbonden sowiedas abschließende Vergießen. Auch wenn dieser Abschnitt nur rund 20 % derGesamtkosten ausmacht, ist er nicht zu unterschätzen – insbesonderehinsichtlich Materialverbrauch und Personalaufwand.
Der erarbeitete Kostenansatz basiert auf einerBottom-up-Kalkulation eines 32-bit Mikrocontrollers mit BGA-416-Gehäuse beieiner Jahresproduktion von 10 Millionen Einheiten. Die Analyse zeigt: Rund 80 %der gesamten Fertigungskosten entfallen auf Front-End-Prozesse inklusiveWaferkosten. Innerhalb dieser 80 % nimmt allein die Lithografie ca. 25 % ein.Weitere 35 % der Gesamtkosten sind als Gemeinkosten zu klassifizieren –darunter fallen IT, Infrastruktur, Energie, qualifiziertes Personal undReinigungsprozesse. Diese Aufwendungen sind stark standort- undprozessabhängig, weshalb Benchmarks aus vergleichbaren Hightech-Branchen wieLuftfahrt oder Chemie oft als Näherungswert dienen.
Für eine valide Kostenschätzung müssen also Kapital- undBetriebskosten, Materialverbrauch, Zykluszeiten und Durchsätze differenziertanalysiert werden. Dabei sollten Cost Engineers stets die spezifischenRahmenbedingungen wie Fertigungsstandort, Technologieknoten und Volumenberücksichtigen, um robuste und belastbare Ergebnisse zu erhalten. Nur solassen sich fundierte Entscheidungen in Einkauf, Preisverhandlung undstrategischer Beschaffung treffen.
.svg)
